17: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 29.06.2017


Fetch error

Hmmm there seems to be a problem fetching this series right now. Last successful fetch was on March 31, 2021 20:08 (1y ago)

What now? This series will be checked again in the next day. If you believe it should be working, please verify the publisher's feed link below is valid and includes actual episode links. You can contact support to request the feed be immediately fetched.

Manage episode 200168328 series 2115026
著作 Karlsruher Institut für Technologie (KIT) の情報はPlayer FM及びコミュニティによって発見されました。著作権は出版社によって所持されます。そして、番組のオーディオは、その出版社のサーバから直接にストリーミングされます。Player FMで購読ボタンをタップし、更新できて、または他のポッドキャストアプリにフィードのURLを貼り付けます。
17 | 0:00:00 Starten 0:00:08 Programmable Logic Array (PLA) 0:01:37 Schematische Darstellung eines LPA 0:06:38 Bündelminimierung 0:07:32 FPLA und PAL 0:11:01 Kapitel 3.4: Laufzeiteffekte 0:12:09 Realer und idealer Signalverlauf (Inverter) 0:15:00 Modellierung von Laufzeiteffekten 0:15:27 Kapitel 3.4.1: Das Totzeitmodell 0:20:24 Zeit-Diagramm 0:55:27 Pfadvektor und Strukturausdruck 1:03:54 3.4.2 Begriffe: Eingabewechsel, Übergang 1:14:46 Statischer 0-Hasard 1:15:55 Statischer 1-Hasard 1:16:15 Dynamischer 01-Hasard 1:16:54 Dynamischer 10-Hasard 1:19:36 Klassifizierung von Laufzeiteffekten

25 つのエピソード